
전자회로
SOT-MRAM, 비트 셀 면적 23% 줄인 고성능 메모리 개발
기술분야
스핀 메모리 소자 설계
가격
가격 협의
판매 유형
직접 판매
거래방식
- 라이센스
- 공동연구
- 노하우
- 특허매각
AI요약
기존 SOT-MRAM은 넓은 비트 셀 면적으로 인해 집적 밀도 향상에 제약이 있었습니다. 본 기술은 이러한 문제점을 해결하고자 소스 라인을 비트 라인과 수직 방향으로 배치하고 수평 라우팅하는 새로운 구조를 제안합니다. 이를 통해 비트 셀 면적을 23%까지 축소하여 고집적화를 달성합니다. 또한, 기존 STT-MRAM 대비 6.26배 낮은 쓰기 전력과 7.69배 낮은 읽기 전력을 제공하며, 1.88배 높은 읽기 실패 마진을 확보하여 고성능 저전력 메모리 구현이 가능합니다. 이 혁신적인 SOT-MRAM 면적 최적화 기법은 신뢰성과 에너지 효율을 유지하며 차세대 메모리 기술 발전에 기여합니다.
기본 정보
기술 분야 | 스핀 메모리 소자 설계 |
판매 유형 | 자체 판매 |
판매 상태 | 판매 중 |
기술 상세 정보
기술명 | |
Sot-mram 면적 최적화 기법 | |
기관명 | |
인하대학교 | |
대표 연구자 | 공동연구자 |
서영교 | - |
출원번호 | 등록번호 |
1020200171905 | 1024232800000 |
권리구분 | 출원일 |
특허 | 2020.12.10 |
중요 키워드 | |
메모리 소자자기저항 메모리온칩 캐시SOT-MRAM차세대 메모리반도체 기술임베디드 메모리스핀트로닉스저전력 메모리고밀도 집적면적 최적화데이터 저장장치스핀 전류자기 터널 접합비휘발성 메모리전자회로반도체소자 |
중요 키워드
#메모리 소자#자기저항 메모리#온칩 캐시#SOT-MRAM#차세대 메모리#반도체 기술#임베디드 메모리#스핀트로닉스#저전력 메모리#고밀도 집적#면적 최적화#데이터 저장장치#스핀 전류#자기 터널 접합#비휘발성 메모리#전자회로#반도체소자
기술완성도 (TRL)
기본원리 파악
기본개념 정립
기능 및 개념 검증
연구실 환경 테스트
유사환경 테스트
파일럿 현장 테스트
상용모델 개발
실제 환경 테스트
사업화 상용운영
기본원리
파악
기본개념
정립
기능 및 개념
검증
연구실 환경
테스트
유사환경
테스트
파일럿 현장
테스트
상용모델
개발
실제 환경
테스트
사업화
상용운영
기술 소개
매도/매수 절차
매도/수 절차 기본
기술이전 상담신청
연구자 미팅
기술이전 유형결정
계약서 작성 및 검토
계약 및 기술료 입금
문의처

인하대학교
담당자인하대
이메일inhatlo@inha.ac.kr
문의처032-860-7242
보유 기술 로딩 중...
인기 게시물 로딩 중...