로고
SOT-MRAM, 셀 영역 25% 감소 및 에너지 효율 84% 향상 회로 개발 썸네일
전자회로

SOT-MRAM, 셀 영역 25% 감소 및 에너지 효율 84% 향상 회로 개발

기술분야

스핀 자기 메모리 회로

가격

가격 협의

판매 유형

직접 판매

거래방식

  • 라이센스
  • 공동연구
  • 노하우
  • 특허매각

AI요약

기존 SOT-MRAM은 높은 신뢰성에도 불구하고 낮은 집적밀도로 고밀도 메모리 구현에 어려움이 있습니다. 본 발명은 이러한 문제점을 해결하고자 저면적 SOT-MRAM 회로 구조를 제안합니다. 플립(F-SOT-MRAM) 및 회전(R-SOT-MRAM) 기술을 적용하여 인접 비트 셀 간 단일 소스 라인을 공유함으로써, 성능 저하 없이 비트 셀 면적을 최대 25%까지 줄일 수 있습니다. 또한, 쓰기 에너지를 45%, 읽기 에너지를 84% 감소시키고, 읽기-방해 마진을 2.3배 증가시켜 차세대 고밀도, 고효율 메모리 기술 구현에 기여합니다. 본 기술은 메모리 배열의 멀티비트 오류 위험도 효과적으로 감소시킵니다.

기본 정보

기술 분야스핀 자기 메모리 회로
판매 유형자체 판매
판매 상태판매 중

기술 상세 정보

조회하기
기술명
저면적 sot-mram 회로 구조
기관명
인하대학교
대표 연구자공동연구자
서영교-
출원번호등록번호
10202101208721024676800000
권리구분출원일
특허2021.09.10
중요 키워드
자기 메모리SOT-MRAMMRAM 기술메모리 면적 최적화차세대 메모리플립 SOT-MRAM반도체 메모리임베디드 메모리셀 영역 감소고밀도 회로비트 인터리빙회전 SOT-MRAM에너지 효율스핀 궤도 토크비휘발성 메모리전자회로반도체소자

중요 키워드

#자기 메모리#SOT-MRAM#MRAM 기술#메모리 면적 최적화#차세대 메모리#플립 SOT-MRAM#반도체 메모리#임베디드 메모리#셀 영역 감소#고밀도 회로#비트 인터리빙#회전 SOT-MRAM#에너지 효율#스핀 궤도 토크#비휘발성 메모리#전자회로#반도체소자

기술완성도 (TRL)

기본원리 파악
기본개념 정립
기능 및 개념 검증
연구실 환경 테스트
유사환경 테스트
파일럿 현장 테스트
상용모델 개발
실제 환경 테스트
사업화 상용운영

기술 소개

매도/매수 절차

매도/수 절차 기본

기술이전 상담신청

연구자 미팅

기술이전 유형결정

계약서 작성 및 검토

계약 및 기술료 입금

문의처

인하대학교

인하대학교

담당자인하대
이메일inhatlo@inha.ac.kr
문의처032-860-7242

보유 기술 로딩 중...

인기 게시물 로딩 중...